| 氏 名 | 題 目 | 発表の方法及び時期 | |
|---|---|---|---|
| (1) | Yoshiyasu TAKEFUJI Takakazu KUROKAWA Hideo AISO |
Fast Matrix Solver in GF(2) | Proceedings of the 6th Symposium on Computer Arithmetic, (June 1983) pp.138-142. |
| (2) | Yoshiyasu Takefuji Takakazu Kurokawa Masato Ishizaki Hideo Aiso |
New Matrix Equation Solvers in GF(2) Employing Cramer with Chio Method | Proceedings of the International Conference on Parallel Processing, (Aug. 1983) pp.47-50. |
| (3) | Takakazu Kurokawa Hideo Aiso |
Polynomial Transformer | Proceedings of the 7th Symposium on Computer Arithmetic, (June 1985) pp.153-158. |
| (4) | 黒川 恭一 | 三次元ＶＬＳＩとその応用に関する研究 | 慶応義塾大学博士論文, (昭和６３年３月). |
| (5) | 黒川 恭一 味岡 義明 相磯 秀夫 |
マトリクス・ソルバーの三次元ＶＬＳＩ化設計 | 電子情報通信学会論文誌, Vol.J71-C, No.9, (昭和６３年９月) pp.1257-1266. |
| (5') | Takakazu Kurokawa Yoshiaki Ajioka Hideo Aiso |
Matrix Solver with Three-Dimensional VLSI Technology | Electronics and Communications in Japan, Part 2, Vol.72, No.8, (Aug. 1989) pp.34-44. |
| (6) | 黒川 恭一 相磯 秀夫 |
多項式変換器の提案とその三次元ＶＬＳＩ化設計 | 電子情報通信学会論文誌, Vol.J71-C, No.12, (昭和63年12月) pp.1634-1640. |
| (6') | Takakazu Kurokawa Hideo Aiso |
A Proposal for Polynomial Transformer and Its Design using 3-D VLSI Technology | Electronics and Communications in Japan, Part 2, Vol.72, No.9, (Sept. 1989) pp.56-64. |
| (7) | 黒川 恭一 相磯 秀夫 |
動的結合網のレイアウトによる三次元ＶＬＳＩの評価結果 | 電子情報通信学会論文誌, Vol.J72-C-II, No.1, (平成元年１月) pp.51-60. |
| (8) | 黒川 恭一 小倉 賢治 相磯 秀夫 |
静的結合網のレイアウトによる３次元VLSIの評価結果 | 電子情報通信学会論文誌, Vol.J73-C-II, No.3, (平成２年３月) pp.234-236. |
| (9) | Hiroki SAWADA Takakazu KUROKAWA Yoshiaki KOGA |
Studies on Highly Reliable Clock Generators | THE TRANSACTIONS OF THE IEICE, Vol.E73, No.8, (Aug. 1990) pp.1287-1293. |
| (10) | Takakazu Kurokawa Kuo Chun Lee Yong Beom Cho Yoshiyasu Takefuji |
CMOS LAYOUT DESIGN OF THE HYSTERESIS McCULLOCH-PITTS NEURON | ELECTRONICS LETTERS, Vol.26, No.25, (Dec. 1990) pp.2093-2095. |
| (11) | 一條 靖彦 黒川 恭一 稲田 丈司 |
ソ−ティング回路の３次元集積方式適合性に関する評価結果 | 電子情報通信学会論文誌, Vol.J74-C-II, No.10, (平成３年10月) pp.724-734. |
| (11') | Yasuhiko Ichijo Takakazu Kurokawa Joji Inada |
Evaluation of Suitability of Sorting Circuits as 3-D Integrated Circuits | Electronics and Communications in Japan, Part 2, Vol.75, No.2, (1992) pp.101-113. |
| (12) | 時藤 和夫 黒川 恭一 古賀 義亮 |
セルフテスティンクバスア−ビタの一実現法について | 電子情報通信学会論文誌. Vol.J75-D-I, No.1, (平成４年１月) pp.30-40. |
| (13) | 黒川 恭一 一條 靖彦 大和田政勝 |
３次元ＶＬＳＩ用レイアウトモデルによるＦＦＴ回路の評価 | 電子情報通信学会論文誌, Vol.J75-C-II, No.2, (平成４年２月) pp.92-102. |
| (14) | Takakazu Kurokawa Yoshiyasu Takefuji |
Neural Network Parallel Computing for BIBD Problems | IEEE Trans. on Circuits and Systems, Vol.39, No.4, (April 1992), pp.243-247. |
| (15) | Hiroshi Ito Takashi Matsubara Takakazu Kurokawa Yoshiaki Koga |
A Proposal of Fault-checking Fuzzy Control | Proc. of The twenty-second Int. Symp. on Multiple-Valued Logic, (May 1992), pp.428-434. |
| (16) | 土村 将範 黒川 恭一 趙 金庸範 武藤 佳恭 |
ニュ−ラルネットワ−クによる兵器割当て問題の並列解法 | 電子情報通信学会論文誌, Vol.J75-D-II, No.7, (平成４年７月) pp.410-418. |
| (17) | Norihiko TANAKA Takakazu KUROKAWA Takashi MATSUBARA Yoshiaki KOGA |
A Fault Tolerant Intercommunication Scheme Using Bank Memory Switching | IEICE Trans. Inf. & Syst., Vol.E75-D, No.6, (Nov. 1992) pp.804-809. |
| (18) | 伊東 比呂志 松原 隆 黒川 恭一 古賀 義亮 |
ファジィ制御システムのフォ−ルトトレランス化の一方法 | 電子情報通信学会論文誌, Vol.J76-D-II, No.2, (平成５年２月) pp.99-106. |
| (19) | Hiroshi Ito Takashi Matsubara Takakazu Kurokawa Yoshiaki Koga |
Fault Tolerant Properties and a Fault-Checking Method of Fuzzy Control | IEICE TRANS. INF.&SYST., Vol.E76-D, No.5, (May 1993) pp.586-593. |
| (20) | 黒川 恭一 狐塚 茂樹 |
ニュ−ラルネットワ−クによる周波数最適割当ての解法 | 電子情報通信学会論文誌, Vol.J76-B-II, No.10, (平成５年１０月) pp.811-819. |
| (21) | 黒川 恭一 松尾 卓治 |
ニュ−ラルネットワ−クによる多種フロ−問題の解法 | 電子情報通信学会論文誌, Vol.J76-D-II, No.11, (平成５年１１月) pp.557-565. |
| (22) | Takakazu Kurokawa Hiroshi Yamashita |
Bus connected neural network hardware system | ELECTRONICS LETTERS, Vol.30, No.12, (June 1994) pp.979-980. |
| (23) | 山下 博司 黒川 恭一 古賀 義亮 |
相互結合型バイナリ−ニュ−ラルネットワ−クのハ−ドウェア化 | 電子情報通信学会論文誌, Vol.J77-D-II, No.10, (平成６年１０月) pp.2130-2137. |
| (24) | 高橋 潤 黒川 恭一 尾田 孝典 山瀧 倫明 古賀 義亮 |
マルチＤＳＰシステムを用いたニュ−ラルネットワ−クの実現 | 電子情報通信学会論文誌, Vol.J78-D-II, No.6, (平成７年６月) pp.989-991. |
| (25) | 大久保祐治 黒川 恭一 |
誤り制御符号のニュ−ラルネットワ−クによる検索 | 電子情報通信学会論文誌, Vol.J78-A, No.9, (平成７年９月) pp.1213-1214. |
| (26) | 梶崎 浩嗣 土村 将範 黒川 恭一 |
ＢＩＢＤ用ニュ−ラルネットワ−クについて | 電子情報通信学会論文誌, Vol.J78-D-II, No.11, (平成７年１１月) pp.1717-1720. |
| (27) | 黒川 恭一 | 集合被覆問題用ニューラルネットワーク | 電子情報通信学会論文誌, Vol.J81-D-II, No.2, (平成１０年２月) pp.459-461. |
| (28) | 黒川 恭一 | ニューラルネットワークによる多出力回路の簡単化 | 電子情報通信学会論文誌, Vol.J81-D-II, No.6, (平成１０年６月) pp.1474-1469. |
| (29) | 五ノ井賢一 黒川 恭一 |
ニューラルネットワークによるECM問題の解法 | 電子情報通信学会論文誌, Vol.J81-D-II, No.11, (平成１０年１１月) pp.2661-2669. |
| (30) | 黒川 恭一 古市洋希 柴田慎一 |
CPLDを用いたニューラルネットワークの開発 | 電子情報通信学会論文誌, Vol.J83-D-II, No.3, (平成１２年３月) pp.1054-1059. |
| (31) | 黒川 恭一 藤本 繁伸 |
CPLDを用いたMersenne Twisterの開発 | 電子情報通信学会論文誌, Vol.J84-D-I, No.5, (平成１３年５月) pp.501-504. |
| (32) | 黒川 恭一 武下 研 |
ニューラルネットワークを利用した空輸計画の作成 -航空自衛隊の輸送隊を例として- | 電子情報通信学会論文誌, Vol.J85-D-II, No.7, (平成１４年７月) pp.1223-1232. |
| (33) | Nobuo Funabiki Takakazu Kurokawa Masaya Ohta |
Binary neural networks for N-Queens problems and their VLSI implementations | Control and Cybernetics, Vol.31, No.2, (Nov. 2002) pp.271-296. |